Conrad Challenge Archive 2024 — 2026

CC08

小批量 PCB 设计文件的离线可复现制造包检查器

An Offline Reproducible Manufacturing-Package Checker for Small-Batch PCBs

推荐优先级 ★★★☆☆供应链与维修可信族原型 D+G资源:纯笔记本 + 两轮打样技能:EDA + 软件测试建议 2–3 人

1 · 创新命题

面向在深圳做小批量打样的学生团队和硬件初创,做离线“制造包体检”:把 Gerber、钻孔、BOM、坐标、版本哈希和装配说明交叉核对,自动构造缺层、错单位、位号不一致和旧版混入的可解释证据,在文件上传工厂前阻断可预防返工,替代靠压缩包命名和人工目测的流程。 EN An offline pre-upload checker for Shenzhen PCB prototyping that cross-validates Gerbers, drill files, BOMs, pick-and-place coordinates, hashes, and assembly notes, blocking explainable package inconsistencies before they become a fabricated batch.

2 · 背景与空白

中国 48 小时 PCB/SMT 打样把制造门槛压低,但高速迭代也让旧 Gerber、新 BOM、毫米/英寸坐标或漏钻孔层混在同一压缩包。KiCad DRC 检查设计内部规则,JLCPCB/PCBWay 等平台有在线预览和工程确认,Git 可管版本;三者没有共同验证“交给工厂的最终包是否来自同一提交且跨文件一致”。空白在:在上传前、离线、供应商中立地做制造包级一致性检查,并用真实两轮深圳打样验证哪些规则能提前抓错。优势来自快速低成本做故意含非危险版图错误的对照批和直接访谈 CAM/SMT 工程人员。

3 · 可检验假设

H1 对 ≥ 100 个由公开开源 PCB 项目生成并盲置错误的制造包,检查器对预定义高风险不一致召回 ≥ 0.90、精确率 ≥ 0.85,单包运行 ≤ 30 秒。 H2 与 KiCad DRC + 人工压缩包目检相比,检查器在 20 名用户的盲测中将漏检高风险错误数降低 ≥ 50%,审查时间中位数不增加。

4 · 量化验收标准

  1. 【方法学校验 · 硬门槛】 用自建解析管线复现 KiCad/Gerber X2 官方公开的 ≥ 20 个示例板层边界、钻孔数、元件数与坐标范围,计数一致率 100%、几何偏差 ≤ 0.01 mm。此条不过,后续全部结论无效。
  2. ≥ 100 包、≥ 8 类冻结的错误注入,每类 ≥ 10 包;错误注入脚本保留种子,评估者盲法。
  3. 异常包比例与真实生产不同,报 PR-AUC、每类召回、精确率与每百正常包误拒,不报 accuracy;按源 PCB 项目划分,衍生版本不得跨集。
  4. 随机文件划分 vs 按项目划分对照量化模板泄漏;规则阈值在测试前冻结。
  5. 两轮真实打样只验证非危险、低成本测试板;工厂工程确认记录作为外部证据。最容易犯的致命错误是把 EDA 内部 DRC 通过等同于制造包版本一致。
  6. 每条告警必须指向文件、字段和修复建议;不上传设计文件,运行期间抓包为零。

5 · 数据与工具

用途 来源 / 工具
项目 KiCad 官方示例、GitHub 许可明确的开源硬件项目;许可证逐项记录
解析 KiCad CLI、Gerber X2/Excellon 解析库;现成库提供语法,跨文件一致规则需自建
版本 Git 提交哈希、manifest 与 SHA-256;不声称哈希证明设计正确
实物 深圳 PCB/SMT 两轮小板打样,价格、周期与工程反馈按实留证,未下单前均写需核实
对照基准 KiCad DRC 与供应商在线预览,仅用于校验与对比,不计入本项目数据贡献

能力边界:检查器看不到工厂替料、制程缺陷和电路功能错误;专有 EDA 格式、柔性板和高频阻抗首版不支持。

6 · 赛季执行路径

  1. 第 1–2 周:收集许可项目,冻结 8 类包级错误。
  2. 第 3–4 周:完成 20 官方示例解析校验。
  3. 第 5–6 周:错误注入器与跨文件规则,做项目隔离评估。
  4. 第 7–8 周:100 包盲测、随机/项目划分对照。
  5. 第 9 周:第一轮测试板打样,记录工厂 CAM 反馈。
  6. 第 10 周:修正规则后第二轮复现,禁止用测试集调阈值。
  7. 第 11–13 周:20 用户对照实验、单位经济与报名。
  8. 第 14 周起:线下给评委两个相似压缩包做版本混入演示。

7 · 新颖性边界

已有工作:KiCad DRC、JLCPCB/PCBWay 在线预览、Git/Git LFS 与制造数据管理系统均已存在。不声称发明 DRC、Gerber 解析、版本控制或保证可制造;也不指控供应商。本项目贡献是供应商中立的最终制造包 manifest、跨文件一致规则和以两轮深圳打样验证的上传前工作流。护城河为工作流替换(D)+ 深圳小批量极端具体(G);代码易复制,错误语料库和 CAM 工程反馈循环才会积累。

8 · go/no-go

第 4 周末:若官方示例几何偏差 > 0.01 mm,具名降级为只做文件存在性、哈希、位号/元件计数的非几何检查。第 8 周末:项目隔离 PR-AUC < 0.75,则删除综合风险分,只发布逐条确定性 lint。第 10 周末:若两轮打样无法获得工程反馈,改由本地 SMT 教学线/资深 layout 工程师盲审,主结论保留为上传前漏检差异。